La nueva placa de desarrollo Forgix ultracompacta de doble matriz de Adiuvo Engineering combina un microcontrolador Raspberry Pi RP2354 con una FPGA Efinix Trion T8 en un factor de forma Teensy compatible con placas de pruebas. Diseñada para desarrolladores que exploran el codiseño de hardware y software, la placa combina el procesamiento Arm Cortex-M33 de doble núcleo con 7384 elementos lógicos en una estructura programable.
Las placas Forgix adoptan una arquitectura dividida, dividida en ejecución de software y hardware digital personalizado. Utiliza la MCU Raspberry Pi RP2354, que incluye dos núcleos Arm Cortex-M33 (con soporte RISC-V opcional) y 520 KB de SRAM interna, complementada a bordo con un chip QSPI PSRAM externo.
Justo al lado de la MCU se encuentra el FPGA Efinix Trion T8F49, que ofrece 7384 elementos lógicos impulsados por un oscilador externo ECS-2520MV, lo que proporciona una plataforma accesible para procesamiento de señales de alta velocidad, periféricos digitales personalizados o aceleración de hardware RTL.
Diagrama de bloques del RP2350
Físicamente, Forgix imita el diseño estándar de Teensy, compatible con la placa de pruebas. Conecta interfaces de microcontroladores estándar (incluidas líneas SPI, I2C, UART, ADC y USB 1.1) a pines de cabecera, así como rieles de E/S FPGA dedicados que funcionan a 3,3 V.
La placa incluye una interfaz USB tipo C para alimentación y programación, un botón configurable por el usuario, un LED RGB direccionable para depuración de estado y un paquete SWD Tag-Connect TC2030 para depuración a nivel de hardware de MCU.
tablero fjix
En términos de software, Adiuvo lanzó una utilidad y un protocolo de enmarcado binario de código abierto llamado «Forge FPGA Loader» en Bitbucket. Dado que la FPGA funciona en modo SPI pasivo (modo de uso 3), la PC host ejecuta la GUI o CLI de Python/Tkinter para transmitir los datos generados por Efinity. .hex o .bin El flujo de bits serie USB CDC se transmite directamente a la FPGA a través del RP2354.
Este enfoque de transmisión permite que el sistema evite por completo los límites de la RAM de la MCU, lo que permite una configuración completa de la estructura FPGA sin almacenar primero la imagen completa del flujo de bits en la memoria del microcontrolador.
Más información
este Zorro Placas base ya disponibles $50.00la documentación completa y el firmware del gestor de arranque de código abierto se pueden encontrar en Adiuvo Engineering cubo de bits repositorio.
