Noticias

SiFive reclama el núcleo RISC-V más rápido hasta la fecha con Cortex-A77 como P650






SiFive ha lanzado un núcleo «P650» de gama alta para SoC con hasta 16 núcleos que incluye la última especificación de hipervisor RISC-V, una de las 15 recién lanzadas por RISC-V Int’l. Mientras tanto, Andes está acelerando sus núcleos AndesCore 45MP y NX27V compatibles con Linux.

Varias organizaciones RISC-V tienen noticias que informar en el período previo a la Cumbre RISC-V de la próxima semana en San Francisco. SiFive ha presentado un núcleo de CPU SiFive Performance P650 probado previamente que, según se afirma, supera al Cortex-A77, la arquitectura de brazo utilizada en el Snapdragon 865. El P650 enfocado en Linux es compatible con la extensión del hipervisor, una de las 15 nuevas especificaciones RISC-V publicadas esta semana por. anunció RISC-V International, la organización con sede en Suiza que supervisa RISC-V. Otras novedades de RISC-V relacionadas con Linux incluyen una mejora del rendimiento para los núcleos AndesCore 45MP y NX27V de Andes (ver más abajo).



Diagrama de bloques de la serie SiFive Performance P600
(Click para ampliar la imagen)

Esta semana, RISC-V International anunció que la membresía había aumentado un 130 por ciento en 2021. También esta semana, Deloitte Global publicó un informe (a través de TechRepublic) que predice que las ventas de núcleos de procesamiento RISC-V se duplicarán en 2022 y se duplicarán nuevamente en 2023 cuando lleguen a un mercado de $ 800 millones. Se espera que la cifra se acerque a los mil millones de dólares en 2024.

El informe sugiere que, si bien el mercado RISC-V continuará en auge, impulsado en parte por el interés de China en la independencia del silicio y el atractivo de menores costos para los diseñadores de chips más pequeños. Sin embargo, es poco probable que los grandes fabricantes de chips y de hardware pierdan sus inversiones principales de Arm e Intel en el corto plazo, dice Deloitte.

Incluso el nuevo P650 de SiFive está por detrás de los últimos diseños de Intel y Arm, como el Snapdragon 8 Gen 1 de Qualcomm, anunciado esta semana. El teléfono inteligente SoC tiene los últimos núcleos Armv9, incluido el Cortex-X2 de gama alta (16 por ciento más rápido que -X1), así como Cortex-A710 (10 por ciento más rápido que -A78) y Cortex-A510 (35 por ciento más rápido que -A78). ). A55). Todos los núcleos Armv9 tienen al menos el doble de rendimiento de inteligencia artificial que sus predecesores.

Después de todo, es posible que los licenciatarios de Arm no se cambien a RISC-V tan pronto como lo planearon si la adquisición de Arm por 40 mil millones de dólares por parte de Nvidia se descarrila. Esto parece cada vez más probable después de que la FTC fuera demandada ayer por bloquear el acuerdo.

No obstante, RISC-V continúa ganando terreno en áreas como la automoción y el IoT, y la especificación del hipervisor y los potentes diseños de CPU como el P650 deberían comenzar a abrir el mercado de los centros de datos. Los teléfonos inteligentes RISC-V podrían llegar al mercado el próximo año. Sipeed, que recientemente lanzó un LicheeRV SBC que ejecuta Linux en un SoC Allwinner D1 RISC-V, acaba de publicar un video que muestra un prototipo de teléfono inteligente con tecnología RISC-V RV64 con Android 10.

SiFive Performance P650

Se espera que el SiFive Performance P650 «sea el núcleo IP de procesador RISC-V con licencia más rápido del mercado», dice SiFive. El diseño de núcleo de CPU RISC-V similar a Cortex-A77 fue desarrollado para «data center to edge, automotriz, informática, móvil y más, y se basa en el procesador SiFive Performance P550 similar a Cortex-A55, que se lanzará en junio llegó el mercado. Aunque Intel no pudo llegar a un acuerdo con SiFive sobre su oferta de adquisición, las compañías parecen continuar como socios e Intel planea usar el P550 en un próximo procesador «Horse Creek» de 7 nm.



Arquitectura SiFive Performance P650
(Click para ampliar la imagen)

El SiFive Performance P650, que al igual que el P550 utiliza la última arquitectura U8 de SiFive, «mantiene una tubería central eficiente y al mismo tiempo expande el ancho de banda de las instrucciones del procesador para lograr un impresionante aumento en el rendimiento del 40% por ciclo de reloj , «afirma SiFive en comparación con el P550. «Las mejoras arquitectónicas adicionales mejoran la frecuencia máxima de reloj y logran un aumento de rendimiento general del 50% … con una puntuación proyectada de 11+ SPECInt2006 / GHz.» El diseño «también conserva una ventaja de rendimiento significativa por área» en comparación con Cortex- A77, dice SiFive.

Al igual que el P550, el P650 utiliza la tecnología heterogénea de múltiples núcleos Arm Big, similar a la combinación mix + match de SiFive. Si bien el P550 está diseñado para SoC de hasta cuatro núcleos, el P650 puede manejar SoC de 16 núcleos.

Otros aspectos destacados incluyen una tubería fuera de servicio con 4 problemas y 13 fases frente a 3 problemas para el P550. El núcleo ofrece cachés L2 privados y un prefetcher de transmisión para mejorar el rendimiento del almacenamiento y admite hasta 128 KB L1 y hasta 4 puertos de almacenamiento de 256 bits más SECDED ECC. El diseño integra la tecnología de seguridad SiFive WorldGuard y admite el almacenamiento de caché en L3 «para aceleradores estrechamente acoplados», dice SiFive.

La especificación del hipervisor optimiza la virtualización RISC-V

El SiFive Performance P650 es compatible con la nueva extensión de hipervisor RISC-V para virtualización. Según RISC-V International, la especificación del hipervisor «virtualiza la arquitectura a nivel de supervisor para alojar de manera eficiente los sistemas operativos invitados en un hipervisor Tipo 1 o Tipo 2».

RISC-V International advierte que los hipervisores no se limitan al centro de datos. Otras aplicaciones incluyen aplicaciones de control industrial y automotriz que requieren hardware aislado. KVM y otras máquinas virtuales de código abierto se han trasladado «a simuladores con la nueva especificación», según el grupo.

Un informe de The Register afirma que la nueva especificación del hipervisor agiliza el soporte de virtualización de hardware «bastante torpe» en RISC-V. “Los hipervisores que conocen esta extensión pueden crear entornos virtualizados para invitados mediante la asignación de bloques de RAM física a la RAM dentro de una máquina virtual mediante paginación, que el sistema operativo invitado puede dividir en áreas de memoria virtual donde los programas de nivel de usuario pueden ejecutar”, explica The Register. “Esto es mucho más flexible y beneficioso en términos de la cantidad de invitados que el hipervisor puede manejar y administrar el uso de RAM de las máquinas virtuales, y posiblemente hace que sea más fácil portar hipervisores a RISC-V para otras arquitecturas. También habilita hipervisores a nivel de kernel al virtualizar los registros de control de CPU a nivel de supervisor y admitir hipervisores bare metal «.

The Register cita al vicepresidente de marketing de productos de SiFive, Chris Jones, diciendo que la empresa espera que el P650 se utilice en SoC fabricados de 5 nm con una velocidad de reloj de 2,7 GHz o superior.

RISC-V International agrega 15 extensiones RISC-V

La especificación del hipervisor es solo una de las 15 nuevas incorporaciones ratificadas por RISC-V International esta semana para un total de 40 incorporaciones. Las otras importantes novedades son las especificaciones para la criptografía vectorial y escalar.

La extensión Vector es la versión final de las extensiones Vector (RVV) RV64GCV, que son compatibles con varios diseños nuevos de procesadores RISC-V habilitados para Linux, como: B. el último SiFive Intelligence X280. La especificación «ayudará a acelerar el cálculo de procesos intensivos en datos, como la inferencia ML para procesamiento de audio, imagen y voz», dice RISC-V International. Las aplicaciones más importantes incluyen «Aplicaciones de computación perimetral desde dispositivos de IoT de consumo hasta aplicaciones de aprendizaje automático industriales».

La especificación de criptografía escalar RISC-V acelera las cargas de trabajo criptográficas para implementaciones pequeñas, como IoT y dispositivos integrados. Las mejoras «permiten la implementación de algoritmos de cifrado de bloques y hash criptográficos estándar que, en algunos casos, son un orden de magnitud más rápidos que el uso de comandos estándar», dijo Ben Marshall, ingeniero de hardware criptográfico en PQShield y miembro del Comité Directivo Técnico de RISC-V. . «Además de las ventajas de rendimiento, estas nuevas extensiones se pueden implementar de forma muy económica, de modo que las empresas puedan integrar algoritmos criptográficos comunes incluso en los dispositivos conectados más pequeños».

Andes acelera su A (X) 45MP y NX27V con Linux

En diciembre pasado, Andes Technology presentó cuatro nuevos núcleos RISC-V centrados en Linux, incluido el A45MP de 32 bits y un AX45MP de 64 bits que admite hasta 4 núcleos de hasta 2,4 GHz. Ayer, Andes anunció aumentos de rendimiento para estos núcleos A (X) 45MP, así como una actualización similar para su NX27V habilitado para RV64GCV, que se basa en la serie A27 más baja habilitada para Linux. (SiFive anuncia de manera similar actualizaciones de rendimiento de IP anunciadas anteriormente, como la versión 21G2 de sus núcleos Essential de la serie 7 en julio, incluido el U74 habilitado para Linux).



Diagrama de bloques AndesCore NX27V

En comparación con los núcleos A (X) 45MP originales, los modelos mejorados ofrecen «hasta 3 veces el ancho de banda de memoria y al mismo tiempo aumentan el rendimiento del punto flotante en más del 20 por ciento, comparado con el índice Whetstone», dice Andes. «La latencia para fallas de caché de nivel 1 y aciertos de caché de nivel 2 se ha reducido a la mitad», lo que ayuda a permitir un rendimiento de 3.4 SPECint2006 / GHz, dijo la compañía. La actualización también integra la interfaz RISC-V-Trace y la especificación de depuración.

El NX27V orientado a Edge AI ahora se ha actualizado con configuraciones completas de VLEN / SIMD / MEM de 128 bits a 512 bits. Para los tipos de datos vectoriales, el NX27V ahora implementa FP16 a FP64 e Int8 a Int64, así como BF16 e Int4 mejorados por Andes para representaciones de datos de IA optimizadas. Con la configuración completa de 512 bits, el NX27V puede «alcanzar más de 98 veces la velocidad de los programas C puros y un 66% más de rendimiento para el banco de pruebas MobileNet v1 que la configuración pura de 256 bits», dice Andes.

información adicional

La vista previa de la arquitectura SiFive Performance P650 se ofrecerá a los clientes líderes en el primer trimestre de 2022, con disponibilidad general a partir de mediados de año. Habrá disponible un kit de desarrollo con evaluación RTL, Testbench RTL, SDK, flujo de bits FPGA y documentación. Para obtener más información, consulte el anuncio de SiFive y la página del producto P650.

Para obtener más información sobre las 15 nuevas mejoras de RISC-V, visite la página de anuncios y especificaciones internacionales de RISC-V.

Para obtener más información sobre las aceleraciones del núcleo de Andes, consulte el anuncio.

Publicaciones relacionadas

Deja una respuesta

Tu dirección de correo electrónico no será publicada. Los campos obligatorios están marcados con *

Botón volver arriba